FPGA KR260のBootmode設定メモ
KR260を動かそうとするたびにjtag boot modeに切り替える方法を忘れてXilinxのサイトを探すのが手間なので，ここにメモしておく．VitisのXSCTから以下を実行connectsource kr260_boot.tclbo...
FPGA
FPGA 
FPGA Integrated Logic Analyzer (ILA) IP を使ってみた
実際に動作している実機内部を監視してデバッグしたかったので，ILAを使ってみました．使い方のメモ書きです．確認環境Ubuntu 18.04 LTSVivado 2022.1Zynq Ultra Scale+手順まずは，適当にVivadoのデ...
FPGA Alveo U50でVivado Design Flowを使用してDMAサンプルを実行した
Alveo U50でもVivadoを用いて独自HWを実装できることを知ったので，手始めにx86-U50間のDMAサンプルを動かしてみました．その際に，困ったことやその解決策をおぼえがきとして残します．環境OSUbuntu 20.04.6 L...