FPGA Vivadoで不要なバス幅をカット！XLSliceの活用方法
皆さん、突然ですが、「設計したIPを使い回したいけれど、元のバス幅は不要で、任意の範囲だけ使いたい」 という場面、よくありますよね？Vivadoの仕様では、バス幅が異なる信号を接続すると、それぞれの下位ビットから自動的に接続される 仕様にな...
Vivado
FPGA 
FPGA KR260 SFP+ Port Constrains
KR260でSFP+を使う際に必要な制約のメモ📝高速シリアル通信に関連する信号RD_P：Receive Data Positive のポート，T2RD_N：Receive Data Negative のポート，T1TD_P：Transmit...
FPGA Vivadoのブロックデザインを共有する方法
Vivadoのtclコンソールに以下の様に記載することでブロックデザインを書きだすことができる．write_bd_tcl [Path]/[file_name].tclブロックデザインを書きだしたtclから再現する際にはVivadoのTool...
FPGA Ubuntuでシリアルターミナルを使う
Windowsでは、TeraTermなどのツールを使用してFPGA評価ボード（例えばZybo）とシリアル通信を容易に行うことができますが、Ubuntuではどのように操作すれば良いかについてのメモを残します。ここではgtktermを使用した方...
FPGA UbuntuへVivadoをインストールする
UbuntuへXilinx Vivado IDE をインストールする際に，「generating installed device list」という項目で止まってしまう事があります．（新規環境の初回インストールでは，ほぼ確実にとまります）こ...
FPGA UbuntuにリモートでVivadoをインストールする際に生じるエラー
Ubuntu 20.04 LTS に RDP 経由でリモート接続し，Vivado 2023.1 をインストールしようとした際，エラーが発生しインストーラが起動しない事象が発生した．以前は，直接マシンに触れてインストールしていたため，このよう...