FPGA Vivadoで不要なバス幅をカット！XLSliceの活用方法
皆さん、突然ですが、「設計したIPを使い回したいけれど、元のバス幅は不要で、任意の範囲だけ使いたい」 という場面、よくありますよね？Vivadoの仕様では、バス幅が異なる信号を接続すると、それぞれの下位ビットから自動的に接続される 仕様にな...
FPGA 
FPGA KR260 SFP+ Port Constrains
KR260でSFP+を使う際に必要な制約のメモ📝高速シリアル通信に関連する信号RD_P：Receive Data Positive のポート，T2RD_N：Receive Data Negative のポート，T1TD_P：Transmit...
環境構築 Overleafのローカル環境を構築する方法
必要な準備Dockerがインストールされていること。サーバのIPアドレスが確認できること。手順1. Overleafツールキットのクローンと初期化まず、OverleafのツールキットをGitHubからクローンし、初期化を行います。git c...
FPGA Vivadoのブロックデザインを共有する方法
Vivadoのtclコンソールに以下の様に記載することでブロックデザインを書きだすことができる．write_bd_tcl [Path]/[file_name].tclブロックデザインを書きだしたtclから再現する際にはVivadoのTool...
FPGA KR260 と 10G/25G Ethernet Subsystem IP
KR260 にはSFP+が実装されていて，10G通信ができる．いままでなんとなくで使っていたIPについて調べてみる．このIPには，PMA・PCS・MACが含まれているが，MACの機能を使うと有償のライセンスが必要になる．そのため，個人で利用...
FPGA Zynq DMA IPを使用する際，Vitisに登場する変数名について
XPAR_SCUGIC_SINGLE_DEVICE_IDXilinx の Zynq-7000 シリーズなどの SoC（System on Chip）におけるシングル GIC（Generic Interrupt Controller）のデバイ...
Network Wireshark導入後にipsendwinが「wpcap.dllがない」で起動しない場合の対処法
Windows PCにWiresharkをインストールした後、パケット送信ツールのipsendwinを起動すると「wpcap.dll が見つからない」と表示され、起動できなくなることがあります。現在の推奨対処は、古いWinPcapやWin1...
Network GNDは大事という話
機材の配置を変えた後から，シリアルターミナルに中途半端な文字化けが表れるようになりました．ボーレートやターミナルの設定は間違えておらず，文字化けも不定期に発生してるため原因がノイズである可能性が非常に高いと考えました．しかし，シリアルケーブ...
FPGA Ubuntuでシリアルターミナルを使う
Windowsでは、TeraTermなどのツールを使用してFPGA評価ボード（例えばZybo）とシリアル通信を容易に行うことができますが、Ubuntuではどのように操作すれば良いかについてのメモを残します。ここではgtktermを使用した方...
FPGA UbuntuへVivadoをインストールする
UbuntuへXilinx Vivado IDE をインストールする際に，「generating installed device list」という項目で止まってしまう事があります．（新規環境の初回インストールでは，ほぼ確実にとまります）こ...