FPGA LVDS DDRでP/Nを逆に配線したら何が起きるのか 差動信号を扱っていると、一度はやらかすのがこれです。P/Nを逆に配線してしまう。ぱっと見は「終わった…」と思いがちですが、実際にはもう少し整理して考えることができます。特にDDR受信では、データとクロックで影響が異なるのがポイントです。基板... 2026.04.25 FPGAカス日記
FPGA