Vivadoのブロックデザインを共有する方法

FPGA

Vivadoのブロックデザインは、Tclへ書き出して別のプロジェクトで再生成できます。使用したのはVivado 2023.1です。

Tcl Consoleで、ブロックデザインを開いた状態から実行します。保存先のフォルダーは先に作っておきます。

write_bd_tcl ./design.tcl

同名ファイルがあるときに上書きする指定は -force です。残しておきたいファイルへ使わないようにします。

write_bd_tcl -force ./design.tcl

復元する側では、必要な自作IPを先にIP Catalogへ追加しておきます。その後、Vivadoの「Tools」→「Run Tcl Script」で、書き出した design.tcl を指定します。Tcl Consoleなら次の操作です。

source ./design.tcl

ここが少し厄介で、Tclだけ渡しても、自作IPや参照ファイルまで全部入っているわけではありません。IPの実体と参照先も、受け取った側から見える配置にしておく必要があります。

Vivadoの版も揃えます。AMDのwrite_bd_tclの説明では、書き出したリリースで再生成してから、新しいリリースへ移行する手順を案内しています。IPの版を省く -no_ip_version は、同じ構成を固定して再現したい場合には安易に付けないほうがよさそうです。

オプション一覧は、使用中のVivadoで確認できます。

write_bd_tcl -help

デザイン自体の信号を調べる手順は、ILAを使って内部信号を観測した記事にまとめています。

コメント

  1. ためになった